拆解麒麟9030！中芯国际 N+3 实现无 EUV 超越台积电 N6 的密度，但能效仍存差距

根据 SemiAnalysis 对华为最新旗舰芯片 Kirin 9030 的拆解分析，中芯国际（SMIC）在其第三代 7nm 级工艺（内部代号 N+3）上取得了显著的技术进步。数据显示，该节点在晶体管密度和最小金属间距等关键指标上，甚至在某些维度超越了台积电 N6 和英特尔 18A 的部分参数，且全程未使用 EUV（极紫外）光刻机。然而，这种“密度胜利”并未直接转化为性能与能效的领先，揭示了中国半导体制造在出口限制下的独特突围路径与现实局限。

核心突破：无 EUV 下的高密度实现

1. 惊人的金属间距与密度

• 最小金属间距：N+3 实现了 32.5nm 的最小金属间距。这一数值名义上比英特尔 Panther Lake CPU 中高性能单元使用的约 36nm 间距更紧，甚至接近英特尔 18A 宣称的 32nm 水平。
• 晶体管密度：估计密度约为 1.134 亿个晶体管/平方毫米 (MTr/mm²)。这不仅高于台积电使用多层 EUV 的 N6 节点（1.077 MTr/mm²），也证明了在没有 EUV 的情况下，通过工艺优化依然可以实现极高的集成度。

2.  技术路径：DUV 多重图案化的极致运用

中芯国际通过以下手段弥补了缺乏 EUV 的短板：

• 自对准四重图案化 (SAQP)：在最紧密的金属层上使用 DUV 进行多重曝光，以实现极细的线条。
• 设计-技术协同优化 (DTCO)：包括减少鳍片数量、将触点直接放置在活动栅极上（Contact over Active Gate）、收紧单元隔离等。
• 代价：这些方法大幅增加了工艺步骤、复杂度和成本，同时也带来了更高的良率风险和设计约束。

现实差距：密度不等于竞争力

尽管在物理尺寸上取得了突破，但 Kirin 9030 的实际表现揭示了 N+3 节点的局限性：

• 性能滞后：Kirin 9030 的最高性能 CPU 核心 IPC（每时钟周期指令数）仅大致相当于三年前的 ARM Cortex-X2 水平。相比之下，苹果即使是效率核心（Efficiency Core）在整数负载上的表现也优于它，且功耗更低。
• 能效劣势：由于 DUV 多重图案化导致的寄生电容增加及工艺非最优性，N+3 芯片在能效比上与现代旗舰芯片存在显著差距。

未来展望：从 N+3 到 N+5 的演进

SemiAnalysis 指出，出口限制虽然减缓了中国的进步速度，但并未停止。中芯国际仍在通过微缩继续提升密度：

• N+4：预计密度将接近 台积电 N5 水平。
• N+5：若引入背面供电 (Backside Power Delivery) 技术，密度可能达到 英特尔 18A 级别。

然而，单纯依靠缩小尺寸已触及物理和经济性的边界。未来竞争力的提升将取决于中芯国际能否在背面供电、全环绕栅极 (GAA) 等先进结构上取得突破，以及如何在高成本压力下维持良率。